Hochgeschwindigkeits-PCB über Design

Durch die Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir erkennen, dass scheinbar einfache Durchkontaktierungen in Hochgeschwindigkeits-PCB-Designs auch große negative Auswirkungen auf das Schaltungsdesign haben können. Um die nachteiligen Auswirkungen der parasitären Effekte von Durchkontaktierungen zu verringern, können Sie im Design so viel wie möglich tun:

1. Wählen Sie unter Berücksichtigung der Kosten und der Signalqualität eine vernünftig bemessene Via-Größe. Zum Beispiel werden für ein PCB-Design mit 6 bis 10 Schichten Speichermodul 10/20 Mil (Drill / Pad) Durchkontaktierungen bevorzugt. Für einige kleine Platten mit hoher Dichte können 8/18 Mil verwendet werden. Loch. Unter den gegenwärtigen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Erdungsdurchkontaktierungen können größere Abmessungen in Betracht gezogen werden, um die Impedanz zu verringern.

2. Die beiden oben diskutierten Gleichungen lassen den Schluss zu, dass die Verwendung einer dünneren Leiterplatte die Reduzierung von zwei parasitären Parametern des Durchgangslochs erleichtert.

3. Die Signalverläufe auf der Platine sollten möglichst nicht verändert werden. Verwenden Sie also keine unnötigen Durchkontaktierungen.

4. Die Stifte von Netzteil und Masse müssen in das nächste Loch gebohrt werden. Je kürzer die Leitung zwischen Via und Pin ist, desto besser, da dadurch die Induktivität ansteigt. Gleichzeitig sollten die Zuleitungen von Stromversorgung und Masse so dick wie möglich sein, um die Impedanz zu verringern.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um das Signal mit der nächsten Schleife zu versorgen. Sie können sogar viele zusätzliche Massekontakte auf der Leiterplatte platzieren. Natürlich müssen Sie beim Entwerfen flexibel sein. Das zuvor diskutierte Via-Modell ist ein Fall, in dem sich auf jeder Schicht Pads befinden und manchmal können wir Pads auf einigen Schichten reduzieren oder sogar entfernen. Insbesondere bei sehr hoher Durchkontaktierungsdichte kann es zur Bildung eines unterbrochenen Kanals in der Kupferschicht kommen, wodurch dieses Problem gelöst wird. Wir können nicht nur die Position des Via verschieben, sondern auch das Via in der Kupferschicht berücksichtigen. Die Padgröße wird reduziert